2021山東工商學(xué)院809數(shù)字電子技術(shù)研究生考試大綱 正文

809數(shù)字電子技術(shù)考試大綱
一、考查目標(biāo)
1.考查考生對數(shù)字電路的基本概念和基本定理的理解程度；
2.考查考生應(yīng)用數(shù)字電路的基本原理和方法對組合邏輯電路、時序邏輯電路進行分析和設(shè)計的能力；
3.考查考生對脈沖電路、A/D、D/A轉(zhuǎn)換器工作原理的了解和對可編程邏輯器件的應(yīng)用程度。
二、考試形式和試卷結(jié)構(gòu)
1.試卷滿分及考試時間
本試卷滿分為150分，考試時間為180分鐘。
2.答題方式
答題方式為閉卷、筆試。
3.試卷內(nèi)容結(jié)構(gòu)
基礎(chǔ)知識50分，電路分析和設(shè)計100分。
三、考查范圍
1.數(shù)字邏輯基礎(chǔ)
數(shù)制的表示及轉(zhuǎn)換；邏輯代數(shù)的定律與規(guī)則；邏輯函數(shù)的化簡。
2.邏輯門電路
CMOS邏輯門電路的原理及特性；TTL邏輯門電路的原理及特性；CMOS與TTL電路的接口。
3.組合邏輯電路
組合邏輯電路特點；小規(guī)模組合邏輯電路的分析與設(shè)計；常用的中規(guī)模集成電路（譯碼器、編碼器、數(shù)據(jù)選擇器、數(shù)值比較器）的原理、分析及應(yīng)用設(shè)計；算術(shù)運算電路及奇偶校驗電路的分析與設(shè)計；競爭-冒險的概念及判斷。
4.時序邏輯電路
時序邏輯電路特點；觸發(fā)器的原理及分析；由觸發(fā)器構(gòu)成的時序邏輯電路的分析與設(shè)計；常用的中規(guī)模集成電路（寄存器、計數(shù)器）的原理、分析及應(yīng)用設(shè)計；順序脈沖發(fā)生器的原理、分析及設(shè)計。
5.半導(dǎo)體存儲器和可編程器件
半導(dǎo)體存儲器的分類，各類存儲器的原理及存儲器的擴展；通用陣列邏輯GAL的原理及VHDL程序設(shè)計。
6.數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
用中小規(guī)模集成電路構(gòu)成的數(shù)字系統(tǒng)的分析與設(shè)計。
 

山東工商學(xué)院

本文來源：http://zhangjiajieline.cn/sdgsxy/cksm_380615.html